SkyAyu
星期五, 3月 31, 2006
吊橋
這張圖是用C++跑出來的結果
大概知道程式在講什麼
但要把它轉成Verilog
還是一點頭緒都沒有
posted by 周益賢 at
5:49 下午
0
Comments:
張貼留言
<< Home
Previous Posts
Flip_flop
Half_Adder
AND
Verilog 硬體描述語言
SynaptiCAD教學網址
SynaptiCAD第一次試跑
SkyAyu歡迎來到我的部落格
關於我自己
名稱:
周益賢
大葉大學電機四年級
檢視我的完整簡介
0 Comments:
張貼留言
<< Home